

01-20090

Jan. 24, 1989

L13: 1 of 7

**PRODUCTION OF FERMENTED PRODUCT FROM DISTILLATION WASTE LIQUOR OF
LOW-CLASS DISTILLED SPIRIT**

INVENTOR: MASAHIRO YAMAMOTO

ASSIGNEE: MASAHIRO YAMAMOTO

APPL NO: 62-173923

DATE FILED: Jul. 14, 1987

PATENT ABSTRACTS OF JAPAN

ABS GRP NO: C594

ABS VOL NO: Vol. 13, No. 199

ABS PUB DATE: May 11, 1989

INT-CL: C12P 1/02; A23K 1/00; A23K 1/06; //(C12 P1/02; C12R 1:66)

ABSTRACT:

PURPOSE: To obtain a fermented product useful as a ****feed**** or fertilizer, rich in protein, fats and digestive enzymes by effectively using waste, by growing KOJI mold in a mixture of waste liquor of low-class distilled spirits and a grain raw material and drying a fermented substance by using heat of fermentation.

CONSTITUTION: Waste ****liquor**** or low-class distilled spirits is blended with a grain raw material such as wheat bran, rice bran, ****corn**** starch or rice flour and/or fibrous raw material such as rice hulls or sawdust to give a mixture having .ltoreq.65wt.% water content. Then the mixture is inoculated with a KOJI mold belonging to the genus Aspergillus to grow

the KOJI mold, the KOJI mold is produced and the mixture is dried by sending warm air at 30.approx.50.degree.C by using heat of fermentation hereof and optionally warm air heated to .gtoreq.30.degree.C to give a fermented product.

⑩ 日本国特許庁 (J P)

⑩ 特許出願公開

③ 公開特許公報 (A) 平1-173923

④ Int. Cl.

④ 特 記 号

④ 庁内整理番号

④ 公開 平成1年(1939)7月10日

H 03 M 7/50

6332-5J

審査請求 未請求 発明の数 1 (全1頁)

⑤ 発明の名称 デジタル信号検出回路

⑥ 特 記 号 昭62-328411

⑦ 出 願 昭62(1957)12月26日

⑧ 発 明 者 田 中 康 夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑨ 発 明 者 堤 誠 二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑩ 発 明 者 下 田 良 二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑪ 発 明 者 伊 勢 社 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑫ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑬ 代理人 弁理士 大智 義之

最終頁に続く

明 書

説 明 書

1. 発明の名称

デジタル信号検出回路

2. 特許請求の範囲

信号検出のためのしきい値を発生するしきい値発生手段(1)と、PCM符号化されたデジタル信号に対して任意のデータ処理が行われた演算結果が入力し、演算結果に対して前記しきい値近傍の信号検出精度を向上させるための非直線化を行う直線符号/非直線符号変換手段(2)と、前記直線符号/非直線符号変換手段(2)の出力と前記しきい値とを比較する検出手段(3)を有することを特徴とするデジタル信号検出回路。

3. 発明の詳細な説明

(図 1)

デジタル信号の伝送と処理を行うシステム内のデジタル信号受信部において処理された信号をあるしきい値と比較するデジタル信号検出回路

に關し、
演算結果を非直線化してしきい値と比較することにより検出しきい値付近での信号検出精度を向上させることを目的とし、

信号検出のためのしきい値を発生するしきい値発生手段と、PCM符号化されたデジタル信号に対して任意のデータ処理が行われた演算結果が入力し、演算結果に対して前記しきい値近傍の信号検出精度を向上させるための非直線化を行う直線符号/非直線符号変換手段と、前記直線符号/非直線符号変換手段の出力と前記しきい値とを比較する検出手段を有するように構成する。

(産業上の利用分野)

本発明はデジタル信号の伝送と処理を行うシステムに係り、特にデジタル信号受信部において処理された信号をあるしきい値と比較するデジタル信号検出回路に関する。

特開平1-173923 (2)

(従来の技術)

データ通信システムでは端末を遠隔ごとにまとめて1本の伝送路に多数の通信回線を設定する多重化の方法がとられている。多重化技術としては周波数分割多重と時分割多重とがあるが、今後のデータ伝送の本流とされている時分割多重伝送では、信号をディジタル符号に変換する際にPCM (Pulse Code Modulation) 方式が広く用いられている。

PCM方式を用いたシステムでは、受信器に入力されるPCMディジタル信号に対して、フィルタリング、離散フーリエ変換(DFT)、パワー計算等の各種の処理を行い、その結果をあるしきい値と比較して、例えば特定周波数成分の有無を検出することがしばしば必要となる。

そのような目的に用いられる信号検出回路の従来例ブロック図を第4図に示す。同図で入力PCM信号は、まずPCM/直線符号変換回路21で直線符号に変換される。復送するように、入力PCM信号は所要ビット数を減らすために圧縮され

ており、データ処理に先立って線形化される。直線符号化された信号はデータ処理、例えば信号パワー計算のために演算回路22に入力され、処理に必要な加算、乗算等の演算が行われる。演算結果は検出回路23に入力され、しきい値発生回路24が発生するしきい値と比較されてパワーの大小が検出される。

(発明が解決しようとする問題点)

上述のようなディジタル信号検出回路では、検出回路23での検出精度は演算回路22における演算直線符号の精度制限による演算精度によって制約される。検出精度を上げるためには演算精度を高くする必要があるが、実際にはハードウェア上の制約のために精度は制限される。

この問題について、第5図の従来例における検出精度の説明図を用いて詳細に説明する。同図(a)は、例えば音声信号をPCM符号に変換する際にA法則を用いた場合の入力信号とPCM符号との関係を示す。

A法則の変換方式では、12ビットに相当する「4096」の信号レベルを8ビットPCM符号に圧縮するため、両者の関係を1本の折線すなわセグメントであらわす。1〜7のセグメントと入力レベル及びPCM符号のデシマル値との関係を第6図に示す。同図でPCM符号デシマル値が最大127(128レベル)となるのは8ビット符号のうちの最上位ビット(MSB)を符号ビットとして用いるためである。

このようなA法則でデコードされたPCM符号信号のパワーを求めるために10サンプル分の二乗和を計算する場合に、第4図の演算回路22の演算精度を16ビットとすると、演算回路の出力レベルの最大値は「65536」となる。この出力レベルを第5図(c)で、例えば8ビット分、すなわち「256」の状態で直線的に対応させて検出回路23でしきい値と比較するものとする。

ここで、入力10サンプルの二乗和

$$Y = \sum_{i=1}^{10} x_i^2$$

を求める際に、16ビット15位でオーバーフローし

ないためには、入力 x_i がその最大レベル「4096」であるときに演算結果の最大レベル「65536」を超過しないようにする必要があり、

$$k < 0.00039$$

の条件が必要となる。パワーの検出レベルを、入力 x_i でみて例えば-10dBあるいは-20dBに設定すると検出入力信号レベルはそれぞれ約1295、410となり、また演算結果検出レベルもそれぞれ6540、555という低い値になる。そのため検出回路23でのしきい値との比較精度、すなわち検出精度も低くなるという問題点を生ずる。

本発明は、上述の問題点に鑑み、演算結果を直線化してしきい値と比較することにより、検出しきい値付近での検出精度を向上させたディジタル信号検出回路を提供することを目的とする。

(問題点を解決するための手段)

本発明の原理ブロック図を第1図に示す。同図でしきい値発生手段1は例えば信号パワー検出のために計算された入力サンプルの二乗和があるレ

レベル以上であるか否かを検出するためのしきい値を発生する。直線符号／非直線符号変換手段2はこの手段への入力信号、すなわちPCM符号化されたデジタル信号に対して任意のデータ処理が行われた演算結果を、前述のしきい値発生手段1が出力するしきい値近辺の検出精度を向上させるために非直線化する。検出手段3は前述のしきい値と直線符号／非直線符号変換手段2の出力とを比較する。

(作 用)

本発明はPCMデジタル信号を送信、処理するシステムに係るものであり、一般にPCM信号は圧縮された形式で伝送される。そこでPCM信号変換器では信号を直線符号に変換した後にデータ処理を行うことが多い。これは演算精度を減少させしめためである。第1図に図示しない演算回路に入力された信号に対して、例えば信号パワー検出のために入力サンプリングの二乗和が計算される。このデータ処理は特定のものとなく、任意のもの

であってよい。

第1図で、しきい値発生手段1により、予め信号検出のレベルとなるしきい値を発生させておく。直線符号／非直線符号変換手段2は演算結果を検出する際の検出精度を上げるために、多くの場合直線符号となっている演算結果を再び非直線符号に変換する。この非直線化ではしきい値付近での符号化ゲイン(レベル変位量／符号変位量)をできるだけ小さくすることにより検出精度の向上を図る。検出手段3は非直線符号化された演算結果を前述のしきい値と比較し、両者の大小関係を検出する。

(実 施 例)

本発明の実施例ブロック図を第2図に示す。第2図でPCM／直線符号変換回路1は、例えば10ビットのレベルを圧縮した8ビットPCM符号を直線符号に変換するものである。本実施例では信号パワー検出を行うものとし、信号の二乗和を算出するために乗算器12、加算器13、及び累算器14

メモリを用いる。これらの乗算は、精度を少なくするために結果を長くし、例えば16ビット結果で行う。

直線符号で演算された結果は直線符号／非直線符号変換回路15によって再び非直線符号に変換される。前述のように、このときの非直線符号化は検出精度を向上させるために、検出しきい値付近での符号化ゲイン(レベル変位量／符号変位量)をなるべく小さくする形式でなされる。非直線符号化された信号はしきい値発生回路17の出力する非直線化された一定レベルのしきい値と比較器16により比較され、信号パワーが一定レベルより大であるか否かが検出される。

本発明による信号検出精度の向上について、第3図の検出精度説明図を用いて説明する。同図例は従来例の説明図である第5図例と同じであり、「4096」の入力レベルを8ビットPCM符号に圧縮する入出力の変換を示す。第5図に示されると同様に16ビット精度の演算結果を8ビット、すなわち256 状態に対応させて比較器16でしきい値と

比較することになるが、本発明ではこの対応が本質的になされる。

その非直線化の特性例を第3図例に示す。同図で16ビットの演算結果レベルと8ビットの直線符号とは3本の折線で近似づけられている。すなわち演算結果は入力信号の最大レベル(4096)の1/1024に対応する「6346」、1/2048に対応する「565」付近を折点とした3本の直線によって非直線符号化される。

入力信号で「19〜2048」付近に対応する乗算結果、すなわち525〜6540の範囲の8ビット非直線符号値をしきい値として設定すれば、しきい値付近での符号化ゲインは小さくなり、高精度の検出検出が可能となる。

本実施例では、信号パワー検出回路を例として本発明を説明したが、演算回路13の構成を要しないことにより他の任意の信号処理に対して本発明が適用できることは当然である。

また、非直線化の特性も第3図例の特性に限定されず、信号処理の目的と、しきい値の設定条件

により θ の特性を設定することゝなる。

(発明の効果)

本発明では、任意の目的で処理されたデジタル信号の演算結果を非直線符号化してしきい値と比較することにより、しきい値近傍での信号検出精度を大幅に向上させることができる。

1. 図面の簡単な説明

第1図は本発明の原理ブロック図、

第2図は本発明の実施例ブロック図、

第3図(a)、(b)は本発明における検出精度の説明図、

第4図はデジタル信号検出回路従来例のブロック図、

第5図(a)、(b)は従来例における検出精度の説明図、

第6図は入法別変換方式における入力レベルとPCM符号との関係の説明図である。

11、21・・・PCM/直線符号変換回路、


15・・・直線符号/非直線符号変換回路、

16・・・比較器、

17、24・・・しきい値発生回路、


18、22・・・検出回路、

特許出願人 富士通株式会社




本発明の原理ブロック図

第1図




デジタル信号検出回路従来例のブロック図

第4図



本発明の実施例ブロック図
第12図



本発明の実施例の検出結果の説明図
第13図




図 5-17 (b) の PCM レベルと値の関係図

セグメント	PCM レベル (dB)	PCM 値 (デシベル)
7	4096	128
		127
		113
6	2048	112
		97
		96
5	1024	81
		80
		65
4	512	64
		49
		48
3	256	33
		32
		1
2	128	0
1	64	

図 5-17 (b) の PCM レベルと値の関係図

第1頁の読み

⑥発 明 者 小 川 保 典 神奈川県川崎市中原区上. 3中1015番地 富士通株式会社
内